Ingénieur et Docteur en Intelligence Artificielle et Infrastructures

Réalisation de missions pour des clients internationaux, se concentrant sur le développement d'applications, le prototypage et l'intégration de solutions d'intelligence artificielle.

• Réalisation de missions pour des clients internationaux via Outlier, Mercor, Upwork et Turing.
• Développement d'applications, prototypage et intégration de solutions d'intelligence artificielle.
• Cadrage des collaborations en définissant les objectifs, le périmètre, l'architecture ainsi que l'estimation des efforts, des risques et des livrables attendus.
• Évaluation de modèles de LLM et de Machine Learning sur la qualité, la robustesse, la sécurité et l'alignement des réponses.
• Analyse des erreurs et formulation de recommandations d'amélioration.

Intégration d'Expleo Group en tant qu'ingénieur docteur et référent technique pour piloter des projets industriels complexes et encadrer les équipes.

• Encadrement d'une petite équipe en méthodologie Agile/Scrum en assurant la priorisation, les revues techniques, le suivi d'avancement et la coordination interéquipes.
• Recueil des besoins auprès des métiers, explication des choix d'architecture et partage des résultats obtenus avec les interlocuteurs techniques et non techniques.

Rejoignement d'EDF en tant qu'ingénieur IA, Machine Learning et DevOps pour concevoir et industrialiser l'architecture d'un jumeau numérique.

• Cadrage de l'architecture fonctionnelle et technique du jumeau numérique en structurant les flux de données, les traitements et les besoins de calcul.
• Développement en Python de la préparation des données, l'entraînement et la comparaison de modèles LSTM/GRU et Transformer/LLM pour des signaux temporels.
• Industrialisation des pipelines data/compute et du déploiement d'inférence sur GCP.
• Garantie du versioning avec Git et de la reproductibilité des expérimentations.
• Automatisation des déploiements avec Terraform et supervision de l'exécution des traitements.
• Mise en place de l'observabilité et du monitoring pour suivre les traitements.
• Contribution au maintien en condition opérationnelle (MCO) des pipelines.
• Conduite des tests de généralisation et l'analyse d'erreurs, tout en optimisant le compromis entre précision, temps de traitement et ressources.

Activité chez Renault en tant qu'ingénieur FPGA et GPU pour optimiser les performances système et les pipelines de traitement en temps réel.

• Conception d'un pipeline de traitement de signaux combinant prétraitement et inférence IA/ML sous contraintes temps réel.
• Comparaison des architectures CPU, FPGA et GPU par benchmarking sur la latence, le débit, la stabilité et l'utilisation des ressources.
• Profilage des charges sur GPU NVIDIA.
• Optimisation du FPGA Xilinx Alveo A80 par parallélisation, pipelining et ajustement des ressources DSP/BRAM.
• Intégration d'Ethernet haut débit et de transceivers.
• Documentation des compromis d'architecture et rédaction des recommandations d'industrialisation.

Intégration de l'APT Group de l'Université de Manchester dans le cadre d'un séjour de recherche internationale.

• Étude de FOS et la gestion dynamique des ressources multi-FPGA.
• Analyse des bitstreams, la reconfiguration partielle et l'ordonnancement des tâches.
• Évaluation des limites d'intégration et partage des résultats avec l'équipe de recherche dans un contexte international.

Réalisation d'un doctorat en informatique et IA axé sur l'optimisation des architectures matérielles et logicielles hétérogènes.

• Conception d'algorithmes d'ordonnancement et de partitionnement matériel/logiciel pour exécuter les applications IA/ML sur CPU et FPGA.
• Implémentation d'applications IA/ML et CNN en Python, C/C++, VHDL et HLS sur des plateformes hétérogènes, multi-FPGA et GPU cloud.
• Définition des scénarios d'évaluation sous Linux.
• Comparaison du temps d'exécution, la consommation, l'utilisation des ressources et la stabilité, puis formalisation des résultats.
• Développement d'une tâche de localisation inspirée d'architectures neuronales bio-inspirées et portage sur FPGA.