Ingénieur V&V FPGA — PFE
Intégration de l'équipe de Safran Engineering Services Maroc sur le programme UCAP (eVTOL) dans le cadre du projet de fin d'études.
- Développement et évaluation de trois méthodologies d'Assertion-Based Verification (ABV) : SystemVerilog Assertions (SVA), PSL inline (IEEE 1850) et moniteurs VHDL.
- Conduite de la vérification fonctionnelle des IPs I2C Master et AXI-Stream, avec une analyse comparative des méthodologies selon la lisibilité, la maintenabilité et la couverture.
- Développement de plus de 40 assertions pour la vérification des protocoles AXI-Stream, I2C (START/STOP/ACK/NACK), de la parité COMMAND_RAM et des mécanismes de détection d'erreurs.
- Réalisation de la simulation, l'intégration et le débogage sous QuestaSim dans un environnement mixte VHDL/SystemVerilog, avec résolution des problèmes de compilation et d'intégration.
- Rédaction de la documentation de vérification conforme à la norme DO-254 DAL A, incluant le plan de vérification, la traçabilité des exigences et le rapport de couverture.
Environnement technique