Ingénieur Électronique Junior

Participation à la vérification d'un circuit intégré d'application spécifique au sein du Laboratoire de Physique de Clermont Auvergne, lié au projet d'envergure internationale CERN / LHCb.

• Conception de bancs de test multi-paramètres sur l'outil Cadence Virtuoso pour le circuit ASIC SPIDER.
• Modélisation de cellules analogiques et mixtes à l'aide de SystemVerilog-RNM.
• Validation de systèmes microélectroniques complexes et rédaction de rapports techniques de conformité.
• Manipulation d'instruments de mesure de précision tels que des oscilloscopes et des analyseurs de signaux.

Projet de fin d'année chez Mediacaris explorant l'intégration d'algorithmes d'intelligence artificielle sur cibles embarquées.

• Développement de modèles de réseaux de neurones optimisés pour des tâches de classification prédictive, atteignant une précision de 92%.
• Mise en place de la chaîne d'acquisition et de traitement des données en temps réel sur carte Raspberry Pi 5.
• Prototypage rapide et intégration matérielle de différents capteurs embarqués.

Conception complète d'un système embarqué de surveillance temps réel exploitant une architecture multi-capteurs.

• Conception d'une architecture matérielle temps réel intégrant des capteurs de température, gaz, feu et luminosité.
• Configuration et programmation d'un microcontrôleur STM32 pour le traitement efficace des signaux.
• Implémentation des protocoles de communication de bas niveau I2C et SPI.
• Structuration de la gestion des priorités d'interruptions système pour garantir des temps de réponse optimaux.

Développement de bout en bout d'un système sur puce (SoC) personnalisé sur une cible FPGA d'Altera.

• Modélisation et synthèse d'un cœur de processeur NIOS II sur circuit FPGA Altera.
• Développement de l'architecture matérielle et de la logique d'interconnexion en VHDL via Quartus II.
• Configuration des interfaces de communication série UART et SPI.
• Programmation des micrologiciels applicatifs de test et de gestion en langages C/C++.

Conception d'un module matériel sécurisé dédié à la génération de nombres véritablement aléatoires.

• Intégration d'un module physique de génération TRNG au sein d'une architecture système embarquée.
• Développement de l'interface numérique de contrôle et de transfert en VHDL pour la connecter au processeur NIOS II.

Activités de communication et de promotion au sein d'une association étudiante.

• Gestion opérationnelle des réseaux sociaux officiels.
• Création de contenus visuels et éditoriaux pour fédérer la communauté.

Contribution au développement de la visibilité et du réseau du club international de l'ENSA Tanger.

• Conception des plans de communication interne et externe durant le mandat de 2023.
• Pilotage de la recherche de partenaires et gestion des relations avec les parties prenantes externes entre 2024 et 2025.