Digital IC Design & Verification Engineer

Mission freelance axée sur la conception matérielle.

• Conçu un accélérateur matériel CNN pipeline en SystemVerilog pour le traitement d'images 1024x1024.
• Atteint une période d'horloge synthétisée de 4.85 ns (206 MHz) tout en respectant les contraintes de surface.

Stage chez Siemens EDA en tant qu'ingénieur en conception ASIC basse consommation.

• Développé un flux SPEF Profiler pour PowerPro, intégrant des données parasitaires physiques dans l'analyse de puissance RTL.
• Amélioré la précision de mise en correspondance des netlists RTL vers physiques à 95%.

Participation au développement de systèmes embarqués et d'objets connectés au sein d'Orange Maroc.

• Lauréat de l'Orange Summer Challenge 2024 avec un dispositif d'assistance IoT innovant.
• Conçu l'architecture matérielle intégrant ESP32 et Raspberry Pi avec des services cloud.
• Développé le micrologiciel et les protocoles de communication en C++/Python avec du streaming de données en temps réel.