Ingénieur en conception analogique / Layout analogique

Intégration dans l'équipe de conception analogique pour contribuer au développement d'une architecture MFCC (Mel Frequency Cepstral Coefficients) analogique pour la reconnaissance vocale en technologie TSMC 22 nm CMOS.

• Étude et optimisation d'un filtre passe-bande gm/C intégré dans l'architecture analogique MFCC.
• Analyse théorique et validation par simulation du filtre gm/C existant via des simulations DC, AC et transitoire pour identifier les limitations.
• Exploration et caractérisation d'architectures alternatives de filtres incluant les filtres N-path à travers des simulations transitoires et des analyses de fonction de transfert basées sur FFT, centre de fréquence et sélectivité.
• Conception et implémentation d'un filtre passe-bande gm/C basé sur deux OTA et deux condensateurs, incluant le sizing des transistors MOS et les analyses DC, AC, transitoire, stabilité et bruit en conditions typiques et simulations Monte Carlo.
• Implémentation physique du filtre passe-bande gm/C avec focus sur le matching et les contraintes de précision.
• Exploration et caractérisation d'architectures de filtres RC actifs alternatives.
• Exécution de l'ensemble des simulations utilisant Cadence Virtuoso ADE Assembler.

Intégration dans l'équipe de conception analogique en tant qu'apprenti pour développer l'expertise en conception de circuits intégrés analogiques et layout physique en technologie GF 22 nm CMOS.

• Première expérience en conception de circuits analogiques via l'implémentation d'un amplificateur opérationnel folded cascode.
• Simulations AC, DC, transitoire, stabilité et bruit, et évaluation des performances sur la bande audio [20-20 kHz] en analysant les tradeoffs PPA (consommation, performance, surface).
• Conception d'un amplificateur opérationnel CMOS deux étages incluant le sizing des transistors MOS, la compensation Miller pour l'amélioration de la stabilité, les simulations DC, AC, transitoire, stabilité et bruit.
• Analyse THD et PSRR de l'amplificateur.
• Renforcement de l'expertise en design de layout analogique utilisant Cadence Virtuoso Layout XL.
• Exécution de l'implémentation front-end et back-end avec focus sur le matching, les contraintes de précision et les techniques de layout analogique.
• Vérification physique et validation post-layout via les vérifications DRC/LVS, l'extraction parasitaire (PEX) et les techniques d'optimisation de layout incluant le tilling.

Développement des compétences en design de layout analogique via l'implémentation d'un buffer analogique en technologie ST 130 nm.

• Exécution d'activités de layout full-custom incluant l'instanciation de transistors MOS, la génération de matrices via l'outil Cadence Virtuoso Modgen, le floorplanning et le routage.
• Vérification physique par des vérifications DRC et LVS pour assurer la conformité du layout et l'intégrité du design.

Contribution aux activités de préparation pour le packaging de circuits intégrés.

• Découpe et assemblage de circuits intégrés en préparation du packaging.
• Mise en place et opération d'une machine de découpe pour les processus de découpe de wafers et de puces.
• Réalisation des interconnexions électriques entre les puces MEMS et leurs supports en utilisant des techniques de wire bonding.

Travail dans un environnement fast-paced.

• Préparation de boissons et de produits alimentaires en conformité avec les recettes et standards de qualité.
• Service client et traitement des paiements en espèces et par carte bancaire.
• Maintien de la propreté et de l'organisation de l'espace de travail dans un environnement à rythme soutenu.