Stage Implémentation 5G sur SoC ARM + FPGA
IRT b<>comRennesMars 2026 – Août 2026
A intégré une équipe de R&D au sein d'un institut de recherche technologique pour travailler sur l'implémentation et la validation d'une chaîne Low-PHY 5G hautement optimisée sur architecture hétérogène ARM/FPGA.
- A implémenté et validé la chaîne Low-PHY 5G complète sur FPGA Zynq UltraScale+.
- A développé des test benches en Python avec cocoTB pour la validation fonctionnelle des modules VHDL.
- A développé sur ARM Cortex-A53/R5 en environnement PetaLinux et bare-metal, en mettant en œuvre et validant le DMA.
- A porté un décodeur LDPC du Cortex-A53 64 bits vers Cortex-R5 32 bits.
- A rédigé la documentation technique couvrant l'architecture SoC/FPGA, les procédures de tests et l'analyse des résultats.
Environnement technique
VHDLPythoncocoTBVivadoXilinx Zynq UltraScale+ARM Cortex-A53ARM Cortex-R5PetaLinuxdécodeur LDPC.