Space Electronics R&D Engineer

Intégration à l'équipe R&D électronique du laboratoire Lagrange travaillant sur le projet étudiant Nice Cube dans le cadre du programme national COMETES.

• Conception et livraison d'une carte Arduino Uno personnalisée (CSUduino+) avec interfaces supplémentaires, prête pour la production.
• Refonte de la carte de test SPINO en KiCAD pour des expériences de télécommunications amateur à faible coût, avec soudage des composants prévu pour les tests prototypes.
• Co-encadrement de 2 étudiants en Master pendant 1 mois sur leurs projets.
• Participation à la documentation de la Phase A du Nice Cube et à la validation des sous-systèmes pour soutenir la revue de conception.

Intégration à l'équipe de développement FPGA et communications embarquées pour intégrer et valider les interfaces de l'ordinateur de bord du satellite nano CubeSat Nice Cube.

• Intégration de cœurs IP I2C et SPI qualifiés CNES sur un FPGA Zynq-7000 SoC pour l'ordinateur de bord du Nice Cube.
• Développement et validation des interfaces de communication end-to-end avec le module iMTQ (ISISPACE) sur toute la chaîne de traitement.
• Conception d'un banc de test hardware-in-the-loop utilisant les instruments du laboratoire (LNA, oscilloscope, alimentation) pour vérifier l'intégrité du signal et la conformité des protocoles.
• Exécution des tests fonctionnels et d'intégrité des données en C embarqué dans l'environnement Xilinx Vitis.

Conduite d'un projet de recherche en nano-fabrication additive au Light Technology Institute du KIT, travaillant sur l'optimisation des antennes optiques par techniques innovantes de fabrication.

• Réalisation de nano-fabrication additive d'antennes optiques en atteignant une résolution de 1 μm avec le système XTPL Delta.
• Conception de l'une des premières fabrications réussies d'antennes nano à 28.3 THz via des techniques additives.
• Identification de l'interférence du substrat (résonance du verre à 28.3 THz) et proposition d'alternatives de substrat (KBr) pour les travaux futurs.
• Optimisation des paramètres de procédé pour le dépôt d'encre de nanoparticules, obtenant une rugosité inférieure à 300 nm.
• Exécution de mesures de base en FTIR en vue des tests futurs de substrat.